AXI DMA测试-AXI总线最后一章

AXI DMA测试

增加一个AXIDMA章节,这部分内容是很多例程的基础,难度不大但是也不小,需要彻底理解整个运行机制。

图4‑61 测试框图

处理器通过M\_AXI\_GP0接口和AXI\_DMA通信,以设置、启动和监控数据传输。数据传输通过S\_AXI\_HP0接口。整个过程如下:

lPS 端 ARM 将数据发送给 DDR。

lPS 控制 DMA,使 DMA 通过数据通道读取 DDR 中的数据; DMA 将读取到的数据传给 FIFO。

lFIFO 将数据传输给 DMA; PS 控制 DMA,使 DMA 通过数据通道将数据写入 DDR 中。

l传输校验,对比接收数据与发送数据是否一致。

详细的建立工程细节请参考例程下的《DOC》文件夹。

BD框图:

图4‑62 BD框图

SDK部分详见《DOC》文件夹下的《AXI DMA LOOP SDK代码说明.docx》。

详细代码见百度云链接:

链接:https://pan.baidu.com/s/18hj\_MzNwCo1QB6u9CA47ww
提取码:open

后期会整理好统一发到GitHub上。

作者:碎碎思
来源:https://mp.weixin.qq.com/s/OtweeF4L5Ok4eZEHiWYVUw
作者微信公众号

功耗相关文章推荐

  • AXI接口协议详解-AXI总线、接口、协议
  • 几种应用DMA的典型应用
  • AXI总线详解-不同类型的DMA

更多IC设计技术干货请关注IC设计技术专栏。

发表评论

邮箱地址不会被公开。 必填项已用*标注

Related Post